2021年9月28日 星期二

Testbench

  initial 

begin

$dumpfile("root_tb.vcd");


`ifdef POST_SIM

$dumpvars( 1, uut );

`else

/*

$dumpvars ( 

2, 

uut.I_image_process_A, 

uut.I_cis2_a_ctrl.I_image_edge_fifo

);

*/

$dumpvars;

`endif


end


`ifdef POST_SIM


initial 

begin


// 

// sdf_annotate example:

//

// $sdf_annotate ("<design_name>.sdf", <instance_name>, ,<sdf_log>, "MAXIMUM");

//

$sdf_annotate ("../Implementation/Canon/ecp3_trial/ecp3_trial_vo.sdf", uut );

end


`endif

沒有留言:

張貼留言

SystemVerilog DPI 介紹 (1)

什麼是 DPI? 自 SystemVerilog3.1a之後,SystemVerilog 推出了一個與第三方語言介接的功能,稱之為DPI(Direct Programming Interface),可以方便在SystemVerilog中引入其它的語言來使用。在本文中將介紹其中最常...